ID del artículo: 000081051 Tipo de contenido: Resolución de problemas Última revisión: 13/07/2013

No se puede asignar GPIO62 a GPIO66 en un dispositivo SoC Cyclone V de 484 pines

Entorno

  • Edición de suscripción de Intel® Quartus® II
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problema crítico

    Descripción

    Para dispositivos SoC Cyclone V de 484 pines, el parámetro del componente HPS editor no permite asignar pines GPIO62-GPIO66 en el pin Tabla MUX. Este problema se aplica a los números de pieza que comienzan con "5CSBAxU19".

    Resolución

    Actualice a Altera Complete Design Suite v13.0 SP1.

    Productos relacionados

    Este artículo se aplica a 1 productos

    FPGA de SoC y FPGA Cyclone® V

    Descargo de responsabilidad

    1

    Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.

    El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.