ID del artículo: 000081048 Tipo de contenido: Resolución de problemas Última revisión: 09/10/2013

¿Por qué veo tiempos de simulación largos cuando simulo controladores basados en UniPHY en modo de calibración de omisión?

Entorno

    Edición de suscripción de Intel® Quartus® II
    Simulación
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descripción

Al simular un controlador basado en UniPHY en el modo de calibración de omisión, es posible que la simulación tarde más de lo esperado. Por lo general, con el modo de calibración de omisión, la calibración es sustancialmente más corta porque se elimina la parte de depuración del código del secuenciador. Ese no es el caso cuando el kit de herramientas de depuración en chip EMIF está habilitado. Con esta opción habilitada, se da a entender que desea acceder a la información de depuración para que la parte de depuración del código del secuenciador no se elimine.

Resolución Para acelerar la simulación, deshabilite EMIF On-Chip Debug Toolkit en la pestaña Diagnostics de la GUI MegaWizard™ del controlador basado en UniPHY.

Productos relacionados

Este artículo se aplica a 20 productos

FPGA de sistema integrado en chip Cyclone® V SX
FPGA Cyclone® V GT
FPGA Stratix® V GX
FPGA Cyclone® V GX
FPGA Stratix® V GT
FPGA Stratix® V GS
FPGA Arria® V GZ
FPGA SoC Arria® V SX
FPGA de sistema integrado en chip Cyclone® V ST
FPGA SoC Arria® V ST
FPGA Arria® V GX
FPGA Arria® V GT
FPGA Stratix® III
FPGA Stratix® IV GX
FPGA Arria® II GZ
FPGA Stratix® IV GT
FPGA Cyclone® V E
FPGA Stratix® V E
FPGA Stratix® IV E
FPGA de sistema integrado en chip Cyclone® V SE

1

El contenido de esta página es una combinación de traducción humana y automática del contenido original en inglés. Este contenido se proporciona únicamente para su comodidad como información general y no debe considerarse como completo o preciso. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.