ID del artículo: 000081038 Tipo de contenido: Resolución de problemas Última revisión: 30/06/2014

Error de sincronización de JESD204B IP Core ed_synth (Arria V)

Entorno

    Edición de suscripción de Intel® Quartus® II
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Problema crítico

Descripción

El ejemplo de diseño del núcleo de PI de JESD204B tiene una infracción del tiempo de espera al transceptor.

Este problema afecta a todas las versiones compatibles con el JESD204B Núcleo de IP.

Resolución

Puede utilizar el comando set_min_delay para cambiar el valor absoluto Retraso mínimo para la ruta. El valor a aplicar depende del negativo holgura que ves.

Por ejemplo, en un caso en el que se aplique la holgura negativa = –0,04 un valor de 0,1 ns (con alrededor de 0,06 ns como banda de guardia).

if {$::quartus(nameofexecutable) == "quartus_fit"} {

set_min_delay -to [get_keepers

{*inst_av_hssi_8g_tx_pcs|wys~BURIED_SYNC_DATA*}] 0,100 NS

}

Productos relacionados

Este artículo se aplica a 1 productos

Dispositivos programables Intel®

1

El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.