ID del artículo: 000081033 Tipo de contenido: Resolución de problemas Última revisión: 14/08/2014

¿Por qué se crean puertos mem_dbi_n bidireccionales cuando se selecciona la opción "Habilitar pines DM" en el controlador DDR4 Arria 10?

Entorno

  • Edición de suscripción de Intel® Quartus® II
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descripción

    Es posible que vea puertos mem_dbi_n bidireccionales expuestos cuando crea un controlador DDR4 Arria® 10 con las opciones 'Habilitar pines DM' seleccionadas dentro de la GUI del catálogo IP.

    En DDR4, las funciones de máscara de datos (DM) e inversión de bus de datos (DBI) comparten los mismos pines, pero no se pueden habilitar al mismo tiempo. Cuando se selecciona la función DM o DBI, los puertos mem_dbi_n bidireccionales estarán expuestos.

    Resolución

    Productos relacionados

    Este artículo se aplica a 3 productos

    FPGA Intel® Arria® 10 GT
    FPGA Intel® Arria® 10 GX
    FPGA de sistema integrado en chip Intel® Arria® 10 SX

    Descargo de responsabilidad

    1

    Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.

    El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.