ID del artículo: 000080951 Tipo de contenido: Mensajes de error Última revisión: 18/11/2024

Error interno: Subsistema: FYGR, Archivo: /quartus/fitter/fygr/fygr_cdr_op.cpp, Línea: 2875

Entorno

  • Intel® Quartus® Prime Standard Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descripción

    Debido a un problema en la versión 19.1 o anterior del software Quartus® Prime Standard Edition, es posible que vea este error interno cuando el estándar de E/S está asignado a LVDS pero este pin no está conectado a la IP de LVDS. Este problema sólo se produce en dispositivos Max® V.

    Resolución

    Para evitar el problema, cambie el estándar de E/S de LVDS a otro tipo de estándar de E/S si el pin no está conectado a LVDS IP.

    Productos relacionados

    Este artículo se aplica a 1 productos

    CPLD MAX® V

    Descargo de responsabilidad

    1

    Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.

    El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.