ID del artículo: 000080859 Tipo de contenido: Resolución de problemas Última revisión: 31/10/2023

Errores de simulación Riviera* de la interfaz de mapeo de memoria Intel® Stratix® 10 FPGA Avalon® para soluciones PCI Express*

Entorno

  • Intel® Quartus® Prime Pro Edition
  • Hard IP Avalon-ST Intel® Stratix® 10 para PCI Express*
  • Avalon-MM Intel® Stratix® 10 Hard IP+ para PCI Express*
  • Hard IP Avalon-MM Intel® Stratix® 10 para PCI Express*
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problema crítico

    Descripción

    Debido a un problema con la herramienta de simulación ALDEC* Riviera*, se verá el siguiente error o similar al simular la interfaz de memoria mapeada Intel® Stratix® 10 FPGA Avalon® para PCI Express* IP.

    SLPENFORCE: Error grave: AdvancedDcslOptimization.cpp (572): error grave interno

    Resolución

    No hay ninguna solución disponible cuando se utiliza la herramienta de simulación ALDEC* Riviera*. Este problema no se ve con otros simuladores compatibles.

    Este problema ha sido reportado a ALDEC*. Se ha programado una corrección para una versión futura de la herramienta de simulación ALDEC* Riviera*.

    Productos relacionados

    Este artículo se aplica a 5 productos

    FPGA Intel® Strantix® 10 MX
    FPGA Intel® Strantix® 10 TX
    FPGA de SoC y FPGA Intel® Stratix® 10
    FPGA Intel® Strantix® 10 GX
    FPGA de sistema integrado en chip Intel® Stratix® 10 SX

    El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.