ID del artículo: 000080671 Tipo de contenido: Resolución de problemas Última revisión: 06/12/2024

¿Por qué al último fotograma de salida del núcleo de FFT IP le falta EOP?

Entorno

  • Intel® Quartus® Prime Pro Edition
  • FFT FPGA IP Intel®
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descripción

    Debido a un problema con el núcleo FFT IP en la versión 18.1 del software Quartus® Prime Standard, puede observar que al último fotograma de salida del núcleo FFT IP le falta EOP cuando tanto el orden de entrada como el orden de salida están configurados en Natural y hay intervalos con sink_valid = 0 entre los fotogramas de entrada.

    Resolución

    Configure el orden de salida en FFT IP para que sea Digit Reverse.

    Productos relacionados

    Este artículo se aplica a 11 productos

    FPGA Cyclone® IV
    FPGA Stratix® V
    FPGA de SoC y FPGA Intel® Stratix® 10
    FPGA de SoC y FPGA Cyclone® V
    FPGA Intel® Cyclone® 10
    FPGA de SoC y FPGA Intel® Arria® 10
    FPGA de SoC y FPGA Arria® V
    FPGA Stratix® IV
    FPGA Arria® II GX
    FPGA Arria® II GZ
    FPGA Intel® MAX® 10

    Descargo de responsabilidad

    1

    Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.

    El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.