ID del artículo: 000080619 Tipo de contenido: Mensajes de error Última revisión: 23/05/2025

Error: s0: error durante la ejecución de "{C:/intelfpga/xx.x/quartus/.. /nios2eds/Nios II Command Shell.bat} make all 2>> stderr.txt": proceso hijo salido anormalmente

Entorno

    Intel® Quartus® Prime Standard Edition

All

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descripción

Debido a un problema en la versión 18.1 y anteriores del software Quartus® Prime Standard Edition, la generación del sistema Platform Designer puede fallar y cerrarse con este mensaje de error. Esto solo sucede en el sistema operativo Windows* 10.

Resolución

Para evitar este problema, desactive la siguiente característica de Windows 10, "Subsistema de Windows para Linux", reinicie el equipo y genere HDL para el sistema Platform Designer.

Productos relacionados

Este artículo se aplica a 11 productos

FPGA de SoC y FPGA Arria® V
FPGA de bajo consumo Intel® Cyclone® 10
CPLD MAX® V
FPGA de SoC y FPGA Cyclone® V
FPGA Stratix® IV
FPGA de SoC y FPGA Intel® Arria® 10
CPLD MAX® II
FPGA Arria® II
FPGA Cyclone® IV
FPGA Intel® MAX® 10
FPGA Stratix® V

1

Descargo de responsabilidad

1

Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.

El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.