ID del artículo: 000080607 Tipo de contenido: Resolución de problemas Última revisión: 08/02/2023

¿Por qué hay un reloj sin restricciones, altera_dual_boot: dual_boot_0|alt_dual_boot_avmm: alt_dual_boot_avmm_comp|alt_dual_boot: alt_dual_boot|ru_clk?

Medio ambiente

  • Intel® Quartus® Prime Standard Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descripción

    Debido a un problema en la versión 15.1 del software Quartus® Prime Standard Edition, es posible que vea este mensaje de advertencia en TimeQuest Timing Analyzer cuando se utiliza la ALTERA DUAL Configuration IP. Este problema se ve en el diseño dirigido a MAX® 10 dispositivos.

     

     

    Resolución

    Para evitar este problema, aplique la siguiente restricción en el archivo sdc

    create_generated_clock -name {ru_clk} -source [get_ports {clk}] -divide_by 2 -master_clock {clk} [get_registers {*ru_clk}]

    Este problema se ha solucionado a partir de la Intel® Quartus® software Prime Standard Edition versión 16.0.

     

    Productos relacionados

    Este artículo se aplica a 1 productos

    FPGA Intel® MAX® 10

    El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.