ID del artículo: 000080483 Tipo de contenido: Mensajes de error Última revisión: 23/05/2025

Error interno: subsistema: STA, archivo: /quartus/tsm/sta/sta_clock_mgr.cpp, línea: 8971

Entorno

    Intel® Quartus® Prime Standard Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descripción

Debido a un problema en la versión 19.1 del software Quartus® Prime Standard Edition, es posible que vea este error durante la etapa de síntesis de la compilación. Este error interno se produce cuando se utiliza el software Synplify Pro* FPGA Synthesis para la síntesis.

Resolución

Para solucionar este problema, utilice esta asignación:

set_global_assignment -name DISABLE_LEGACY_TIMING_ANALYZER ACTIVADO

Productos relacionados

Este artículo se aplica a 11 productos

FPGA de SoC y FPGA Arria® V
FPGA de bajo consumo Intel® Cyclone® 10
CPLD MAX® V
FPGA de SoC y FPGA Cyclone® V
FPGA Stratix® IV
FPGA de SoC y FPGA Intel® Arria® 10
CPLD MAX® II
FPGA Arria® II
FPGA Cyclone® IV
FPGA Intel® MAX® 10
FPGA Stratix® V

1

Descargo de responsabilidad

1

Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.

El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.