ID del artículo: 000080457 Tipo de contenido: Resolución de problemas Última revisión: 20/05/2025

¿Por qué mi informe Estimated Delay Added for Hold Timing incluye una ruta falsa?

Entorno

    Intel® Quartus® Prime Pro Edition
    Intel® Quartus® Prime Standard Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descripción

El informe Estimated Delay Added for Hold Timing puede incluir una ruta falsa porque el informe de ajuste está puramente controlado por netlist. No puede diferenciar entre múltiples rutas de temporización en la misma conexión. Si una ruta crítica en tiempo de retención comparte una sección común con la ruta que se ha establecido como ruta falsa, el ajustador considera ambas rutas de acceso agregadas con retraso. Las 100 rutas principales aparecerán en el informe.

Resolución

Es seguro ignorar las rutas falsas en la sección Retraso estimado agregado para los detalles de sincronización de retención del informe del ajuste.

Productos relacionados

Este artículo se aplica a 3 productos

FPGA de SoC y FPGA Intel® Stratix® 10
FPGA de SoC y FPGA Intel® Arria® 10
FPGA Intel® Cyclone® 10 GX

1

Descargo de responsabilidad

1

Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.

El contenido de esta página es una combinación de traducción humana y automática del contenido original en inglés. Este contenido se proporciona únicamente para su comodidad como información general y no debe considerarse como completo o preciso. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.