Debido a un problema en el software Intel® Quartus® Prime Pro Edition versión 19.1, al utilizar el Intel® FPGA IP JESD204B en el modo TX en Intel® Stratix® 10 dispositivos con transceptores E-Tile, la propiedad intelectual (IP) presentará un error de error al configurarse para un solo carril (L =1) en modo de enlace.
Para evitar este problema, al configurar la PI de Intel® FPGA IP JESD204B en el modo L=1, habilite el modo sin vinculación.
Este problema es una estrategia fija de Intel® Quartus® software Prime Pro Edition versión 19.3.