Se observa la siguiente advertencia si el resultado C0 del bloque PLL no está conectado directamente a los pines de salida PLL dedicados.
Advertencia (15064): El pin de salida del puerto de salida "pll:pll50Mhz_int0|altpll:altpll_component|pll_altpll:auto_generated|pll1" alimenta el pin de salida mediante un enrutamiento no dedicado. El desempeño de la inestabilidad depende de la velocidad de conmutación de otros elementos de diseño. Utilice salidas de reloj dedicado PLL para garantizar el desempeño de inestabilidad.
Intel® MAX® 10 FPGA tiene pines de salida PLL dedicados, que se pueden conectar directamente a la salida C0 del bloque PLL. Esta conexión garantiza que el desempeño de la inestabilidad no se vea afectado, ya que no pasa por GCLK y no se ve afectada por otra parte del diseño.
Para evitar esta advertencia, conecte la salida C0 del bloque PLL directamente a los pines de salida PLL dedicados. Alternativamente, puede ignorar la advertencia si la reducción en el desempeño de inestabilidad no es una preocupación.