ID del artículo: 000079909 Tipo de contenido: Resolución de problemas Última revisión: 07/08/2023

¿Por qué la Arria® V GZ Hard IP para PCI Express "Enable HIP Status Bus" está siempre habilitada?

Entorno

    Edición de suscripción de Intel® Quartus® II
    Hard IP Arria® V GZ para PCI Express* FPGA IP Intel®
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descripción

Al archivo tcl de PCI Express® " altera_pcie_avgz_hip_avmm_hw.tcl" que se encuentra en el directorio de instalación de Quartus® II: \altera\ <your_version>\ip\altera\altera_pcie\altera_pcie_avgz_hip_avmm\ le falta la enable_hip_status de modo que las funciones siempre están habilitadas.

Resolución

Se deben agregar las siguientes líneas después de la sección establecida enable_hip_status_ext para garantizar que el bus de estado de IP físico se pueda habilitar y deshabilitar:

Establecer enable_hip_status [ get_parameter_value CG_ENABLE_HIP_STATUS ]

if { == 1 } {

add_pcie_hip_port_status

}

Este problema se ha solucionado en la versión 14.0 del software Quartus®.

Productos relacionados

Este artículo se aplica a 1 productos

FPGA Arria® V GZ

1

Descargo de responsabilidad

1

Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.

El contenido de esta página es una combinación de traducción humana y automática del contenido original en inglés. Este contenido se proporciona únicamente para su comodidad como información general y no debe considerarse como completo o preciso. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.