ID del artículo: 000079827 Tipo de contenido: Resolución de problemas Última revisión: 03/08/2023

¿Por qué veo una inicialización incorrecta de mis bloques de memoria Arria® V M10K?

Entorno

    Software Intel® Quartus® II
    Transceptor Nativo Arria® V FPGA IP Intel® PHY
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descripción

Debido a un problema en la versión 13.0sp1 y anteriores del software Quartus® II, es posible que el contenido inicial de Arria® bloques de memoria V M10K sea incorrecto en el hardware.

El problema es específico de los casos en que dos bloques de RAM de un solo puerto están empaquetados en un solo recurso M10K donde ambos bloques de RAM tienen habilitaciones constantes (VCC o GND) de lectura o escritura.

Resolución

Conecte las señales de habilitación de lectura y escritura a señales dinámicas para que no estén vinculadas a VCC o GND.

Este problema ya se ha solucionado en la versión 15.0 del software Quartus® II.

Productos relacionados

Este artículo se aplica a 4 productos

FPGA Arria® V GT
FPGA Arria® V GX
FPGA SoC Arria® V SX
FPGA SoC Arria® V ST

1

Descargo de responsabilidad

1

Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.

El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.