ID del artículo: 000079169 Tipo de contenido: Resolución de problemas Última revisión: 15/03/2023

¿Por qué el cuadro de texto del parámetro de velocidad de datos de entrada no está presente en el ALTLVDS_RX Intel® FPGA IP en la versión 13.0sp1 del software Quartus® II?

Entorno

    ALTLVDS_RX
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descripción

En la versión 13.0 del software Quartus® II, el cuadro de texto de velocidad de datos de entrada estaba disponible cuando se utiliza el modo lioop (PLL) bloqueado por fase externa con DPA habilitado en el ALTLVDS_RX Intel® FPGA IP.

 

Resolución

A partir de la versión 13.0sp1, el ajustador deriva automáticamente la velocidad de datos de la configuración de Intel FPGA IP PLL asociada.

Productos relacionados

Este artículo se aplica a 8 productos

FPGA Arria® V GX
FPGA Arria® V GZ
FPGA SoC Arria® V ST
FPGA SoC Arria® V SX
FPGA Stratix® V GT
FPGA Stratix® V GX
FPGA Stratix® V GS
FPGA Stratix® V E

1

Descargo de responsabilidad

1

Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.

El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.