Es posible que vea el error de ajuste del software Quartus® II anterior al colocar un canal de transceptor con PCS estándar habilitado en los canales Ch1 y Ch2 de GXB_L0 y GXB_R0 en dispositivos Arria® V GX, SX, GT y ST.
El error se produce cuando la opción "Habilitar puerto rx_pma_clkout" está habilitada en la IP PHY nativa de Arria V.
Debido a limitaciones de los dispositivos Arria® V GX, SX, GT y ST, el reloj recuperado en paralelo del CDR y el deserializador no se puede enrutar a la estructura FPGA.
Para evitar este problema, debe anular la selección de la opción "Habilitar puerto rx_pma_clkout" en la IP PHY nativa.