ID del artículo: 000078149 Tipo de contenido: Resolución de problemas Última revisión: 03/08/2023

¿Qué parámetro de temporización de tDQSS se debe utilizar en la pestaña UniPHY LPDDR2 IP Memory Timing del editor de parámetros?

Entorno

    Edición de suscripción de Intel® Quartus® II
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descripción

Normalmente, la hoja de datos del fabricante de LPDDR2 especifica un valor mínimo y máximo para tDQSS.

Resolución

Seleccione el valor máximo de tDQSS de la hoja de datos de LPDDR2 del fabricante (tDQSSmax).

Productos relacionados

Este artículo se aplica a 10 productos

FPGA de sistema integrado en chip Cyclone® V SX
FPGA Cyclone® V GT
FPGA Cyclone® V GX
FPGA SoC Arria® V SX
FPGA de sistema integrado en chip Cyclone® V ST
FPGA SoC Arria® V ST
FPGA Arria® V GX
FPGA Arria® V GT
FPGA Cyclone® V E
FPGA de sistema integrado en chip Cyclone® V SE

1

Descargo de responsabilidad

1

Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.

El contenido de esta página es una combinación de traducción humana y automática del contenido original en inglés. Este contenido se proporciona únicamente para su comodidad como información general y no debe considerarse como completo o preciso. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.