ID del artículo: 000078117 Tipo de contenido: Información y documentación sobre productos Última revisión: 17/03/2023

¿Cómo afectan las asignaciones de pines de agrupamiento DQ el uso del bloque Terminación en chip (OCT) en dispositivos Stratix® V?

Entorno

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descripción

En Stratix® dispositivos V, los pines de E/S se agrupan en grupos de x4, y todos los pines de E/S dentro de un solo grupo solo pueden ser impulsados por un bloque de OCT. Al asignar la ubicación de pines a pines DQS/DQ, los pines asignados al mismo grupo x4 deben compartir el mismo bloque de calibración de OCT, o no utilizar OCT si no se puede cumplir este requisito.

 

Si no cumple con este requisito, verá el siguiente error de ajustador:

 

Error (175020): Restricción ilegal de la restricción ilegal del nombre del pin a la región < el valor de no hay ubicaciones válidas en la región

 

Error (175005): No se pudo encontrar una ubicación con: OCT_CAL_BLOCK_ID de

 

Error (171000): No se puede ajustar el diseño en el dispositivo.

Resolución

En Pin Desfilar, haga clic con el botón derecho en el diagrama de pines. Seleccione "Mostrar pines DQ/DQS" y, a continuación, "En el modo x4". Los bloques de E/S se diferencian con colores. Los pines de E/S que pertenecen al mismo bloque de E/S comparten el mismo color. Asegúrese de que los pines de E/S asignados al mismo color compartan el mismo bloque de calibración de OCT o que no utilicen OCT.

 

Productos relacionados

Este artículo se aplica a 4 productos

FPGA Stratix® V E
FPGA Stratix® V GS
FPGA Stratix® V GT
FPGA Stratix® V GX

El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.