ID del artículo: 000078113 Tipo de contenido: Resolución de problemas Última revisión: 23/02/2022

¿Por qué se observa la salida del transmisor fluctuante en la base de 10 G R PHY IP para Stratix IV GT?

Entorno

BUILT IN - ARTICLE INTRO SECOND COMPONENT

Problema crítico

Descripción

A continuación, se muestra un ejemplo de diagrama de ojo de salida del transmisor capturado en la salida del transmisor IP R PHY de la base 10G para ACDS 11.0

Figure 1 : Jittery Eye diagram on the transmitter output for 10G Base R PHY IP in ACDS 11.0

La velocidad de transmisión del transmisor se estableció incorrectamente en ACDS 11.0 y superior. La siguiente ilustración muestra el diagrama de ojo mejorado después de aplicar la solución alternativa o el parche de software recomendado. Este problema se corrigió en la versión 11.1 de ACDS.

Figure 2 : J :Improved eye diagram on the transmitter output for 10G Base R PHY IP in ACDS 11.0

 

Resolución

Estas son las soluciones para ACDS 11.0 y 11.0sp1:

Para ACDS 11.0:

A continuación, se muestra la solución alternativa recomendada para ACDS 11.0. Realice una copia de seguridad antes de realizar cualquier modificación a la biblioteca Quartus® II.

  1. Vaya al directorio raíz de Altera® BASE R PHY IP de 10G:
    • Para el ejemplo de Windows: C:\altera\11.0\ip\altera\altera_10gbaser_phy\siv
  2. Cambie el siguiente parámetro en siv_10gbaser_pcs_pma_map.v en la carpeta de biblioteca IP PHY:
    • Para el ejemplo de Windows, biblioteca IP PHY:
        • C:\altera\11.0\ip\altera\altera_10gbaser_phy\siv\siv_10gbaser_pcs_pma_map.v
    • En la línea 292, cambie el tx_slew_rate de "bajo" a "desactivado"
  3. Vuelva a generar el mega preconfigurado™ PHY IP y compile el diseño

Para ACDS 11.0SP1:

Descargue el software Quartus II adecuado versión 11.0SP1 parche 1.07 de los siguientes enlaces:

Software Quartus II versión 11.0SP1, versión 1.07 para Windows

Software Quartus II versión 11.0SP1, versión 1.07 para Linux

ReadMe del software Quartus II versión 11.0SP1 para el parche 1.07

Precaución:

Debe haber instalado previamente el software Quartus II 11.0SP1 antes de instalar este parche. De lo contrario, el parche no se instalará correctamente y el software Quartus II no se ejecutará correctamente.

Después de instalar el parche o la solución transitoria, vuelva a generar el megacore® 10G base R PHY IP antes de compilar el diseño.

Tenga en cuenta que la calidad de la señal que se muestra en la figura anterior puede variar debido a diferentes ajustes analógicos del transceptor o al diseño de PCB.

Productos relacionados

Este artículo se aplica a 1 productos

FPGA Stratix® IV GT

El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.