Descripción
Debido a un problema conocido en la versión 14.1 del software Quartus® II, es posible que el software SOFT LVDS RX Intel® FPGA IP en modo PLL externo no funcione correctamente en Intel® MAX® 10 dispositivos.
Esto se debe a que faltan los puertos rx_syncclock y rx_readclock en la Intel FPGA IP Intel MAX 10 FPGA Soft LVDS, lo que provocará que los datos paralelos rx_out exhiba datos en forma paralela.
Resolución
Para solucionar este problema, cambie el Intel FPGA IP soft LVDS RX al modo PLL interno.
Este problema está programado para ser solucionado en una versión futura del software Intel Quartus.