ID del artículo: 000077902 Tipo de contenido: Mensajes de error Última revisión: 18/04/2023

Error interno: sistema: FIOMGR, archivo: /quartus/fitter/fiomgr/fiomgr_io_bank.cpp, línea: 2379 m_single_ended_iostd_drive_strength >= 0

Entorno

    Edición de suscripción de Intel® Quartus® II
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descripción

Debido a un problema en la versión 15.0 y anteriores del software Quartus® II, es posible que vea este error interno si cambia la asignación de pin JTAG del valor predeterminado.

En MAX® 10 dispositivos, los pines JTAG son pines de doble propósito. Si utiliza el pin JTAG como pin dedicado, no es necesario que realice ninguna asignación de pines para el pin. Podría obtener este error interno si edita la asignación de pines a algo que no sea el valor predeterminado.

Resolución

Para evitar el error, realice uno de los pasos siguientes:

  • Devuelva toda la E/S del pin JTAG al estándar de E/S predeterminado en la lista de pines.
  • Cambie al estándar de E/S predeterminado a LVCMOS de 3,3-V
  • Vaya a Asignaciones -> Device -> Device and Pin Options -> Voltage -> cambiar "Estándar de E/S predeterminado" a 3.3-V LVCMOS

Productos relacionados

Este artículo se aplica a 1 productos

FPGA Intel® MAX® 10

1

El contenido de esta página es una combinación de traducción humana y automática del contenido original en inglés. Este contenido se proporciona únicamente para su comodidad como información general y no debe considerarse como completo o preciso. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.