ID del artículo: 000077893 Tipo de contenido: Resolución de problemas Última revisión: 23/03/2022

¿Por qué el valor de readback del registro de F-Tile RX/FEC Direct PHY Intel FPGA IP Soft RADEON para el tipo DE RX (FGT/FHT) y el estado de bloqueo a datos de RX CDR no es válido utilizando Intel® Quartus® versión 21.2 del software Prime P...

Entorno

  • Intel® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descripción

    Debido a un problema en la versión 21.2 del software Intel® Quartus® Prime Pro Edition, el registro F-Tile ADELANTADO/FEC Direct PHY Intel FPGA IP Soft ADELANTADO no tiene un valor de readback no válido.

    Si el usuario realiza un valor de readback de la siguiente dirección de registro:

    1) Tipo DE TIPO CLARO

    Un.   Nombre de registro: PMA_type

    B.   Valor:

    0: FGT

    1: FHT

    c. Dirección de compensación: 0x800[12]

    d. Problema que se observa: es posible que el valor de readback PMA_type no sea correcto.

    2) RX CDR bloqueado a datos

    Un.  Nombre de registro: rx_cdr_locked2data

    B.  Valor:

    0: RX CDR PLL está desbloqueado.

    1: El carril físico correspondiente con RX CDR está bloqueado en los datos.

    c. Dirección de compensación: 0x814[15:0]

    d. Problema que se observa: El valor de readback de RX CDR para el estado de bloqueo a datos siempre es "0", a pesar de que los canales RX han logrado el modo bloqueado a los datos.
     

    Readback un valor no válido para los dos registros mencionados anteriormente. Este problema es válido para los modos DE CONEXIÓN DIRECTA Y FEC Directa.

    Resolución

    Hay un parche disponible para solucionar este problema en la versión 21.2 del software Intel Quartus Prime Pro Edition. Descargue e instale el parche 0.16 desde el enlace correspondiente a continuación.

    Descargue el parche 0.16 for windows (quartus-21.2-0.16-windows.exe)
    Descargue el parche 0.16 para Linux (quartus-21.2-0.16-linux.run)
    Descargue Readme para el parche 0.16 (quartus-21.2-0.16-readme.txt)

    El parche actualiza el valor del registro de Soft®, a fin de proporcionar un valor de readback correcto para ambos registros mencionados.
    Después de que se implemente la solución o solución:

    1) Tipo DE TIPO CLARO

    El valor de readback tipo LEGIBLE para el tipo FGT es '0' y FHT es '1'.

    2) RX CDR bloqueado a datos

    El valor de readback de RX CDR bloqueado a datos refleja el estado real del canal, es decir, afirmado cuando los canales RX logran LTD y se desafian cuando no se logra ltd.

    Este problema se ha solucionado a partir de la Intel® Quartus® versión 21.3 del software Prime Pro Edition.

    Productos relacionados

    Este artículo se aplica a 2 productos

    FPGAs y FPGAs de sistema integrado en chip Intel® Agilex™ 7 serie I
    FPGAs y FPGAs de sistema integrado en chip Intel® Agilex™ 7 serie F

    El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.