ID del artículo: 000077731 Tipo de contenido: Resolución de problemas Última revisión: 12/04/2023

¿Por qué PCIe core transmite TLP dañado cuando se utiliza la interfaz de datos descriptores con MSI?

Entorno

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descripción

Cuando se utiliza el módulo de compilación incremental (ICM) PCIe para la interfaz descriptor/datos y se envía una transacción MSI mientras se transmite un TLP. Este TLP se corrompe en el bus PCIe.

Resolución

Para evitar este problema, asegúrese de que la señalización de los transacitons MSI se produzca después de que se complete un TLP. En otras palabras, la transacción MSI se debe enviar entre el EOP anterior y el SOP siguiente.

Productos relacionados

Este artículo se aplica a 6 productos

FPGA Arria® II GX
FPGA Cyclone® IV GX
FPGA Stratix® IV GX
FPGA Stratix® IV GT
FPGA Arria® II GZ
Dispositivos ASIC GX IV HardCopy™

1

Descargo de responsabilidad

1

Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.

El contenido de esta página es una combinación de traducción humana y automática del contenido original en inglés. Este contenido se proporciona únicamente para su comodidad como información general y no debe considerarse como completo o preciso. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.