ID del artículo: 000077726 Tipo de contenido: Resolución de problemas Última revisión: 15/08/2023

¿Por qué el software Intel® Quartus® Prime Pro Edition no realiza la fusión de la interfaz de mapeo de memoria Avalon de usuario Simplex mientras se usan IP F-Tile?

Entorno

    Intel® Quartus® Prime Pro Edition
    Ethernet
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Problema crítico

Descripción

Debido a un problema en la versión 21.2 del software Intel® Quartus® Prime Pro Edition, la fusión de interfaz de mapeo de memoria Simplex Avalon de usuario local Avalon interfaz asignada a memoria no funciona en IP F-Tile.

Esto afecta a la Intel FPGA IP de PHY directo PMA/FEC de F-Tile y también debería afectar a cualquier otra IP de F-Tile que admita el modo simplex.

Resolución

Los usuarios que intentan utilizar dos IPs simplex en la misma ubicación de hardware solo deben habilitar Avalon interfaz de memoria mapeada en un lado, no en el otro. Pueden usar ese único puerto habilitado para controlar Avalon interfaz de mapeo de memoria para TX y RX.

Productos relacionados

Este artículo se aplica a 1 productos

FPGAs y FPGAs de sistema integrado en chip Intel® Agilex™ serie I

1

El contenido de esta página es una combinación de traducción humana y automática del contenido original en inglés. Este contenido se proporciona únicamente para su comodidad como información general y no debe considerarse como completo o preciso. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.