ID del artículo: 000077514 Tipo de contenido: Resolución de problemas Última revisión: 24/04/2023

¿Por qué el reloj de retroalimentación y el reloj de salida están desalineados en los modos Comentarios externos y Búfer de demora cero (ZDB)?

Entorno

    Edición de suscripción de Intel® Quartus® II
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descripción

Cuando se selecciona el modo de retroalimentación externa o búfer de demora cero como modo de compensación en Stratix® V, Arria® V y dispositivos Cyclone® V, el reloj de salida no tendrá la relación de fase esperada con el reloj de retroalimentación.

Esto se debe a que el software Quartus® II realiza ajustes incorrectos de la cadena de demora en la versión 13.0 y anteriores.

Resolución

Si se requieren comentarios externos o modos de ZDB, envíe una solicitud a Altera asistencia técnica a través de mySupport.

Productos relacionados

Este artículo se aplica a 15 productos

FPGA Stratix® V GX
FPGA Cyclone® V GX
FPGA Stratix® V GT
FPGA Stratix® V GS
FPGA Arria® V GZ
FPGA Stratix® V E
FPGA SoC Arria® V SX
FPGA de sistema integrado en chip Cyclone® V SE
FPGA de sistema integrado en chip Cyclone® V ST
FPGA SoC Arria® V ST
FPGA Arria® V GX
FPGA Arria® V GT
FPGA Cyclone® V E
FPGA de sistema integrado en chip Cyclone® V SX
FPGA Cyclone® V GT

1

Descargo de responsabilidad

1

Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.

El contenido de esta página es una combinación de traducción humana y automática del contenido original en inglés. Este contenido se proporciona únicamente para su comodidad como información general y no debe considerarse como completo o preciso. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.