Sí, los requisitos de espaciado ATX PLL se aplican cuando se utilizan perfiles de configuración en la IP de ATX PLL con Arria® 10 dispositivos.
Si los componentes ATX PLL IP y FPLL IP utilizan la característica de perfil de configuración para reconfigurar a velocidades de datos diferentes, debe comprobar manualmente que se cumpla el requisito de espaciado para todas las combinaciones de perfiles de configuración.
El software Quartus® Prime debe producir una advertencia crítica cuando se infrinja el requisito de espaciado de ATX PLL a ATX PLL o ATX PLL a FPLL . A continuación se muestra un ejemplo de advertencia crítica.
Advertencia crítica (18499): ATX PLL <Gen_LHDx0.LHDx1|Gen_ATXPLL. Gen_ATXUSR0. ATXPLL_i0|xcvr_atx_pll_a10_0|atx_pll_inst> están demasiado cerca de ATX PLL <Gen_LHDx1.LHDx1|Gen_ATXPLL. Gen_ATXUSR1. ATXPLL_i0|xcvr_atx_pll_a10_0|atx_pll_inst>. Para las frecuencias ATX PLL VCO entre 7,2 GHz y 11,4 GHz, cuando dos PLL ATX funcionan a la misma frecuencia VCO (dentro de 100 MHz), se deben colocar a 7 PLL ATX de distancia.
Sin embargo, en el siguiente ejemplo, el software Quartus® Prime no producirá ninguna advertencia crítica.
ATXPLL restringido a la ubicación HSSIPMALCPLL_1CB
Perfil 0 = 10G3 (predeterminado en tiempo de compilación)
Perfil 1 = 12G5
ATXPLL restringido a la ubicación HSSIPMALCPLL_1CT
Perfil 0 = 10G3
Perfil 1 = 12G5 (predeterminado en tiempo de compilación)
El requisito de espaciado de Arria® 10 ATX PLL a ATX PLL y ATX PLL a fPLL está documentado en el "3.1.1. Transmit PLLs Spacing Guideline when using ATX PLLs and fPLLs" de la guía de usuario de PI PHY del transceptor Arria® 10.