ID del artículo: 000077407 Tipo de contenido: Resolución de problemas Última revisión: 18/08/2023

¿Por qué no cambia la configuración del ancho de banda cuando se utiliza fPLL Intel® Arria® 10/Cyclone® 10 FPGA IP en modo SDI_Direct?

Entorno

    Intel® Quartus® Prime Pro Edition
    Intel® Quartus® Prime Standard Edition
    fPLL Intel® Arria® 10 Cyclone® 10 FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descripción

Cuando se utiliza fPLL Intel® Arria® 10/Cyclone® 10 FPGA IP en modo SDI_Direct, la configuración de ancho de banda se fija a una configuración óptima. Por lo tanto, los cambios en la configuración del ancho de banda (Bajo, Medio, Alto) en esta IP no se aplicarán al archivo MIF generado.

Resolución

Este es el comportamiento esperado.

Productos relacionados

Este artículo se aplica a 2 productos

FPGA Intel® Cyclone® 10 GX
FPGA de SoC y FPGA Intel® Arria® 10

1

Descargo de responsabilidad

1

Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.

El contenido de esta página es una combinación de traducción humana y automática del contenido original en inglés. Este contenido se proporciona únicamente para su comodidad como información general y no debe considerarse como completo o preciso. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.