ID del artículo: 000077319 Tipo de contenido: Resolución de problemas Última revisión: 16/08/2023

¿Por qué se bloquea Platform Designer al modificar un diseño con el sistema de procesador físico Intel® Stratix® 10 FPGA IP?

Entorno

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descripción

Debido a un problema en la versión 18.1 del software Intel® Quartus® Prime Pro Edition, Platform Designer puede bloquearse al editar un sistema con el sistema de procesador físico Intel® Stratix® 10 FPGA IP porque no hay suficiente espacio de almacenamiento dinámico de Java asignado de forma predeterminada.

Resolución

Para evitar este problema, aumente el espacio de almacenamiento dinámico de Java asignado según sea necesario iniciando Platform Designer desde la línea de comandos con la opción "--jvm-max-heap-size=<size>m". Se recomienda utilizar 16384 para <tamaño>, pero es posible que sea necesario aumentarlo a 32768 para sistemas grandes.

Por ejemplo, "qsys-edit –jvm-max-heap-size=16384m my_project.qsys".

Productos relacionados

Este artículo se aplica a 2 productos

FPGA de sistema integrado en chip Intel® Stratix® 10 SX
FPGA Intel® Strantix® 10 TX

1

Descargo de responsabilidad

1

Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.

El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.