Debido a un problema en la versión 14.0 y anteriores del software Quartus® II, una memoria M20K podría mostrar incorrectamente el estado de error en el puerto eccivo cuando se utiliza M20K como RAM de 2 puertos con las siguientes dos opciones y se leen los datos de contenido inicial en Stratix® FPGAs V.
- Habilite el código de corrección de errores (ECC) para verificar y corregir errores de un solo bit, errores de bits adyacentes dobles y detectar errores de bits triples adyacentes en la pestaña Clks/Rd, Byte En
- Sí, utilice este archivo para los datos de contenido de memoria en la pestaña Mem Init
El error se muestra solo cuando se leen los datos de contenido iniciales. Después de que la operación de escritura invalide los datos de contenido iniciales con nuevos datos, el puerto ecc ícono genera el estado correcto para los nuevos datos.
Para solucionar este problema, utilice 512 palabras de profundidad de memoria, independientemente de la profundidad de memoria objetivo. Tenga en cuenta que si la profundidad de la memoria objetivo es más pequeña que 512 palabras, debe conectar las entradas MSB adicionales de la dirección de escritura y lectura a la lógica de lectura con lógica de síntesis, a fin de evitar que se las desvíe.
Para solucionar este problema, descargue e instale el parche 4.50 para el software Quartus® II versión 13.1.4 de los siguientes enlaces.
- Software Quartus II versión 13.1.4 4.50 para Windows (.exe)
- Software Quartus II versión 13.1.4 4.50 para Linux (.run)
- Readme para el software Quartus II versión 13.1.4 4.50 (.txt)
Este problema se ha solucionado a partir de la versión 14.1 del software Quartus II.