Problema crítico
Debido a un problema de silicio, la Intel® Arria® 10 PCIe* IP dura captura el valor inicial de "Transmitter Preset" y "Receiver Preset Hint" de cada TS recibido, en lugar de hacerlo del EQ TS cuando opera como un endpoint en modo Gen3, esto causa que los valores almacenados de "Upstream Port 8.0 GT/s Transmitter Preset" y "Upstream Port 8.0 GT/s Receiver Preset Hint" sean incorrectos.
No hay disponible ninguna solución para este problema de silicio. Este problema no afecta al entrenamiento de enlaces y, por lo tanto, se puede aprovechar de forma segura.
Debido a este problema, no consulte el "Registro de control de ecualización de carril" para comprobar el ajuste preestablecido capturado inicial y la sugerencia preestablecida cuando la IP física PCIe* Intel® Arria® 10 esté funcionando como punto final en modo Gen3.