Este mensaje de error podría mostrarse al compilar un proyecto que instancia la IP de Intel® eSRAM, seguido de mensajes de información similares a estos que hacen referencia al reloj de referencia de entrada:
Error(175001): El instalador no puede colocar 1 pin, que está dentro de <esram_name>
Info(14596): Información sobre los componentes que fallan:
Info(175028): Los nombres de pin: <esram_refclk_name>
La razón por la que se produce este error de ajuste es que el reloj de referencia PLL de entrada eSRAM no tiene una asignación estándar de E/S LVDS en el proyecto.
El reloj de referencia PLL de entrada de eSRAM solo es compatible con el estándar de E/S LVDS, pero la IP de Intel® eSRAM en sí no incluye esta asignación.
Agregue una asignación qsf estándar de E/S LVDS para el reloj de referencia PLL de eSRAM y colóquela en los pines del reloj de entrada dedicados (CLK_ESRAM_[0,1]p/n) en el borde superior o inferior del FPGA.