ID del artículo: 000076748 Tipo de contenido: Mensajes de error Última revisión: 11/02/2023

Advertencia (15064): el puerto de salida PLL clk[0] alimenta el pin de salida "c0~output" a través de enrutamiento no dedicado

Entorno

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descripción

Es posible que vea esta advertencia en Intel® Quartus® Software Prime cuando ha asignado una salida de reloj dedicada de un solo extremo al n-pin de un par de pines diferenciales en Intel MAX® 10 dispositivos.

 

 

Resolución

Para una salida de reloj dedicada de un solo extremo, asigne el pin a PLL#_CLKOUTp.

Para una salida de reloj dedicada diferencial, asigne el par de pines a PLL#_CLKOUTp y PLL#_CLKOUTn.

Productos relacionados

Este artículo se aplica a 1 productos

FPGA Intel® MAX® 10

El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.