ID del artículo: 000076675 Tipo de contenido: Resolución de problemas Última revisión: 14/12/2022

¿Por qué la simulación de la Intel® FPGA IP de eSRAM dirigida a la Intel® Stratix® 10 utilizando Mentor* ModelSim* muestra datos de lectura incorrectos?

Entorno

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descripción

    Al simular la Intel® FPGA IP de eSRAM dirigida a los Intel® Stratix® 10 dispositivos con Mentor* ModelSim*, es posible que observe datos de lectura incorrectos debido a opciones de simulación incorrectas.

    Resolución

    Para evitar este problema, añada la opción siguiente en el archivo msim_setup.tcl:

    establezca USER_DEFINED_VERILOG_COMPILE_OPTIONS "+define+ESRAM_SIM"

    Productos relacionados

    Este artículo se aplica a 1 productos

    FPGA de SoC y FPGA Intel® Stratix® 10

    Descargo de responsabilidad

    1

    Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.

    El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.