ID del artículo: 000076563 Tipo de contenido: Resolución de problemas Última revisión: 12/04/2023

¿Por qué veo solicitudes de lectura o escritura retiradas al simular la PI físico para el núcleo DMA PCI Express Avalon®-MM?

Entorno

    Edición de suscripción de Intel® Quartus® II
    Simulación
    DMA
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descripción

Debido a un problema con el testbench generado por el catálogo de IP o la herramienta de diseño de plataformas, verá transacciones retiradas si las pruebas tienen problemas de memoria muy espaciados (atrás) leyendo o escribiendo desde el punto de conexión (al puerto raíz). Esto aplica a la memoria Avalon® mapeada con variantes DMA.

Resolución

Para solucionar este problema, aumente el tiempo entre sus solicitudes de subida.

Intel recomienda utilizar un modelo funcional de bus de puerto raíz (BFM) comercial de terceros para la verificación de producción del HARD IP PCIe.

Este problema no está programado para ser solucionado en un futuro Intel® Quartus® versión de Software Prime.

Productos relacionados

Este artículo se aplica a 16 productos

FPGA Cyclone® V GT
FPGA Stratix® V GX
FPGA Stratix® V GT
FPGA Cyclone® V GX
FPGA Stratix® V GS
FPGA Arria® V GZ
FPGA SoC Arria® V SX
FPGA de sistema integrado en chip Cyclone® V ST
FPGA SoC Arria® V ST
FPGA Arria® V GX
FPGA Intel® Arria® 10 GT
FPGA Arria® V GT
FPGA Intel® Arria® 10 GX
FPGA de sistema integrado en chip Intel® Arria® 10 SX
FPGA de sistema integrado en chip Cyclone® V SE
FPGA de sistema integrado en chip Cyclone® V SX

1

El contenido de esta página es una combinación de traducción humana y automática del contenido original en inglés. Este contenido se proporciona únicamente para su comodidad como información general y no debe considerarse como completo o preciso. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.