ID del artículo: 000076390 Tipo de contenido: Resolución de problemas Última revisión: 25/08/2023

¿Por qué no se afirma la señal de interface_locked del núcleo IP Intel® Arria® 10 PHYLite?

Entorno

    Intel® Quartus® Prime Pro Edition
    Intel® Quartus® Prime Standard Edition
    PHY Lite para interfaces paralelas FPGA IP Intel® Arria® 10
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Problema crítico

Descripción

Debido a una limitación conocida en la IP de PHYLite Intel® Arria® 10, la señal de interface_locked no se afirmará cuando todos los pines de índice impares en un carril de E/S no se utilicen como pines de datos. Sin embargo, el Intel® Arria® 10 PHYLite IP es totalmente funcional para transferencias de datos.

Resolución

Para evitar este problema, utilice al menos un pin de índice impar en un carril de E/S (como pin_index 1, 3, 5 ... 11) para los pines de datos en su diseño PHYLite Intel® Arria® 10.

Productos relacionados

Este artículo se aplica a 1 productos

FPGA de SoC y FPGA Intel® Arria® 10

1

Descargo de responsabilidad

1

Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.

El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.