El Intel® Stratix®10 MX FPGAs integrar la memoria DRAM HBM2 apilada 3D, incluido el controlador de memoria dura HBM2. Por lo tanto, maximizar la eficiencia del controlador de memoria HBM2 es muy importante.
Varios factores pueden afectar la eficiencia del controlador. Para lograr la mejor eficiencia, debe considerar estos factores en su diseño:
• Frecuencia de interfaz de usuario vs. frecuencia de interfaz HBM2: La frecuencia de la lógica de usuario en la estructura de FPGA desempeña una función importante en la determinación de la eficiencia de la memoria HBM2.
• Configuración del controlador:
- Deshabilite el búfer de reordenar en la configuración del controlador para lograr una mejor eficiencia. (Sin embargo, si la aplicación requiere que se proporcionen datos de lectura en el mismo orden que las solicitudes de lectura, es preferencia habilitar el búfer de reordenamiento).
- Burst length(Extensión de ráfaga): El modo seudo BL8 ayuda a reducir el tiempo de acceso de la memoria entre las transacciones sucesivas de BL4, a fin de mejorar la eficiencia del controlador.
• Traffic Patterns(Patrones de tráfico): Los patrones de tráfico desempeñan un papel importante en la determinación de la eficiencia del controlador.
- Direcciones DRAM secuenciales vs aleatorias: Las direcciones secuenciales permiten que el controlador emita solicitudes de escritura dirigidas a páginas abiertas y ayuda para lograr una alta eficiencia del controlador. Las direcciones aleatorias requieren comandos PRECHARGE/ACTIVATE constantes y pueden reducir la eficiencia del controlador.
- Establezca la política de precarga automática del usuario en FORCED y establezca la señal awuser/aruser en la interfaz AXI en HIGH para habilitar la carga previa automática para transacciones aleatorias. En el caso de las transacciones secuenciales, establezca la Política de carga previa automática en SUGERENCIA.
- Transacciones de solo lectura secuencial o de solo escritura: Las transacciones de solo lectura secuencial o de solo escritura ven una mayor eficiencia, ya que evitan los tiempos de giro del bus de datos bidireccional de la DRAM.
• AXI Transaction IDs(Identificadores de transacción AXI): El uso de diferentes IDENTIFICADORes de transacción AXI ayuda al controlador HBM2 a programar las transacciones para obtener una alta eficiencia. El uso del mismo ID de transacción AXI conserva el orden de comando y puede resultar en una menor eficiencia.