ID del artículo: 000076352 Tipo de contenido: Resolución de problemas Última revisión: 28/11/2023

¿Por qué la Intel® FPGA IP FIR II utiliza menos bloques DSP que el número que se muestra en la sección de estimación de recursos de la GUI de IP?

Entorno

    Intel® Quartus® Prime Pro Edition
    Intel® Quartus® Prime Standard Edition
    FIR II FPGA IP Intel®
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descripción

La cadena "Número de DSPs" en Estimación de recursos en la GUI de Intel® FPGA IP FIR II es inexacta. Debe ser el "Número de multiplicadores 18 x 18".

Esto da como resultado que Intel® Quartus® Prime Pro Edition Software Fitter informe menos bloques DSP utilizados que la estimación.

Resolución

No se necesita ninguna solución.

Está previsto que este problema se solucione en una versión futura del software Intel® Quartus® Prime Pro Edition.

Productos relacionados

Este artículo se aplica a 1 productos

Dispositivos programables Intel®

1

Descargo de responsabilidad

1

Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.

El contenido de esta página es una combinación de traducción humana y automática del contenido original en inglés. Este contenido se proporciona únicamente para su comodidad como información general y no debe considerarse como completo o preciso. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.