Descripción
Es posible que vea el error anterior a partir de la versión de software Intel® Quartus® Prime 16.1.1 si su Intel FPGA IP EMIF utiliza la terminación de entrada por debajo de 50 ohms para los siguientes estándares de E/S:
- SSTL de 1,5 V (DDR3)
- SSTL de 1,35 V (DDR3L)
- 1.5 V HSTL (QDXTREME/II /II Xtreme)
- SSTL 1.2 V (QDR IV, LPDDR3)
- HSTL de 1,2 V (RLDRAM3)
Los márgenes mejoran cuando se seleccionan valores de 50 ohms o superiores.
Resolución
N/A