ID del artículo: 000076282 Tipo de contenido: Mensajes de error Última revisión: 09/10/2023

Error: El parámetro 'phase_shift' del contador de salida PLL se establece en un valor ilegal de <n>ns en el nodo 'pll_ip:inst|pll_ip_0002:pll_ip_inst|altera_pll:altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER'.</n>

Entorno

    Intel® Quartus® Prime Standard Edition
    IOPLL Intel® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descripción

En Cyclone® V, las especificaciones a continuación darán un error de ajuste. Además, la frecuencia VCO es mayor que la frecuencia especificada en la hoja de datos.

Entrada 33.0 MHz

Salida 1: 132 MHZ Cambio de fase 0.0 grados

Salida 2: 158,4 MHz Desplazamiento de fase de 5,0 grados

La frecuencia de VCO informada será 1584.0 MHz.

Resolución

Esto se debe a un error en Intel® Quartus® versión Cyclone® V PLL Megawizard. Para evitar este problema, cree el PLL con la especificación anterior en QSYS y agréguelo al diseño.

Productos relacionados

Este artículo se aplica a 1 productos

FPGA de SoC y FPGA Cyclone® V

1

Descargo de responsabilidad

1

Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.

El contenido de esta página es una combinación de traducción humana y automática del contenido original en inglés. Este contenido se proporciona únicamente para su comodidad como información general y no debe considerarse como completo o preciso. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.