ID del artículo: 000075932 Tipo de contenido: Resolución de problemas Última revisión: 03/04/2023

Simulaciones de simulación cuando se alterna la global_reset_n a primera hora de Intel® Arria® 10 FPGA simulación IP solo DDR4 PHY

Entorno

    Edición de suscripción de Intel® Quartus® II
    Simulación
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descripción

Al realizar una simulación funcional con la PI Intel® Arria® 10 FPGA solo DDR4 PHY, si se une la global_reset_n al comienzo de la simulación, es posible que el secuenciador sea afi_cal_success o que nunca afi_cal_fail aseverar.

Este es un problema solo con la simulación y no afecta el funcionamiento del hardware.

Resolución

Como solución alternativa, aplique un patrón de global_reset_n similar al generado por el bloque altera_avalon_reset_source en el ejemplo de diseño de simulación DDR4.

Productos relacionados

Este artículo se aplica a 4 productos

FPGA Intel® Arria® 10 GX
FPGA Intel® Arria® 10 GT
FPGA de sistema integrado en chip Intel® Arria® 10 SX
FPGA de SoC y FPGA Intel® Arria® 10

1

Descargo de responsabilidad

1

Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.

El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.