ID del artículo: 000075678 Tipo de contenido: Mensajes de error Última revisión: 03/08/2023

Error (175006): No se pudo encontrar la vía de acceso entre el controlador de reloj global o regional de origen y la HMC

Entorno

    Software de diseño Intel® Quartus® Prime
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descripción

Es posible que vea el error anterior al utilizar el controlador de memoria dura DDR3 en un dispositivo Cyclone® V si el número de puertos MPFE seleccionados en la GUI de IP DDR3 supera el número de puertos compatibles con el dispositivo. La generación de IP solo considera la familia de dispositivos que se están utilizando y no el dispositivo específico.

Consulte el capítulo Interfaces de memoria externa en dispositivos Cyclone V del manual de Cyclone® V para determinar el número de puertos MPFE por dispositivo.

Resolución

Para corregir este error, cambie el número de puertos MPFE a un valor que no exceda el número máximo de puertos admitidos para el dispositivo.

Productos relacionados

Este artículo se aplica a 12 productos

FPGA Arria® V GX
FPGA Arria® V GT
FPGA de SoC y FPGA Cyclone® V
FPGA Cyclone® V E
FPGA SoC Arria® V ST
FPGA de sistema integrado en chip Cyclone® V SX
FPGA Cyclone® V GT
FPGA Cyclone® V GX
FPGA Arria® V GZ
FPGA SoC Arria® V SX
FPGA de sistema integrado en chip Cyclone® V ST
FPGA de sistema integrado en chip Cyclone® V SE

1

Descargo de responsabilidad

1

Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.

El contenido de esta página es una combinación de traducción humana y automática del contenido original en inglés. Este contenido se proporciona únicamente para su comodidad como información general y no debe considerarse como completo o preciso. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.