Debido a un problema conocido en Intel® Quartus® versión 21.1 del software Prime Pro Edition y versiones anteriores, cuando el Intel® FPGA IP JESD204C se utiliza en el modo TX en Intel® Stratix® 10 dispositivos FPGA o Intel Agilex® 7 y está configurado en el modo Sub apta 1 con la optimización DEANAF habilitada, la señal Avalon-ST j204c_tx_avst_ready permanece baja para siempre.
Este problema no afecta ni a las variantes del Sub sub subsano 0 con la optimización DE PARTEF habilitada ni a las variantes subconsanos 1 con la optimización DEBAF desactivada.
No hay una solución alternativa para este problema.
Para evitar este problema, no utilice la función de optimización DEBAQQ EN EL MODO subcontrabaje 1.
Este problema se ha solucionado a partir de la Intel® Quartus® versión 21.2 del software Prime Pro Edition.