ID del artículo: 000075633 Tipo de contenido: Resolución de problemas Última revisión: 30/12/2022

¿Por qué la señal serdes_pll_locked de hard IP PCI* Express superior de los dispositivos Intel® Cyclone® V no se bloquea?

Entorno

  • Intel® Quartus® Prime Pro Edition
  • Hard IP Cyclone® V para PCI Express* FPGA IP Intel®
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descripción

    Debido a un problema con el software Intel® Quartus® prime, Intel® Cyclone® dispositivo V que incluye 6 canales de transceptores y dos IPs pcIe* hard verá un problema en el que la señal de serdes_pll_locked del pcIe * de nivel superior no puede bloquearse. La pi dura de PCIe más baja no tiene este problema y está funcionando correctamente.

    Resolución

    Para solucionar este problema, ejecute el script enable_rx_pma_direct.xml en la parte superior del archivo SOF generado por Quartus.

    Ejecute el script desde la línea de comandos como se muestra a continuación, descargue el script .xml aquí y ejecútelo desde el mismo directorio que el archivo de proyecto Quartus (.qpf).

    quartus_asm -e -x enable_rx_pma_direct.xml

     

    Productos relacionados

    Este artículo se aplica a 1 productos

    FPGA de SoC y FPGA Cyclone® V

    El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.