¿Por qué mi ejemplo de diseño de Intel® FPGA Hard IP Ethernet F-Tile no pasa la fase de generación de lógica de soporte de Quartus® cuando se usan las variantes 200GE-8 con PTP o 100GE-4 con PTP con FGT PMA?

Debido a un problema en la versión 21.2 del software Quartus® Prime Pro Edition, el ejemplo de diseño de Intel® FPGA Hard IP Ethernet F-Tile no pasará la fase de generación lógica de compatibilidad con Quartus® con "Error (21842): el solucionador no pudo encontrar una solución".

Este error se produce cuando se utiliza el 200GE-8 con PTP o el 100GE-4 con variantes PTP con FGT PMA y no se aplicaron restricciones de ubicación.

Para evitar este problema para el 200GE-8 con variante PTP, realice asignaciones de pines a través de la configuración .qsf que seleccione FGT Quads 2 y 3. Para el 100GE-4 con variante PTP, haga asignaciones de pines a través de la configuración .qsf que selecciona FGT Quad 0.

Este problema se ha solucionado a partir de la versión 22.2 del software Quartus® Prime Pro Edition.