ID del artículo: 000075551 Tipo de contenido: Resolución de problemas Última revisión: 11/01/2023

Cuando se utiliza el Intel® Stratix® 10, H-tile Hard IP para Intel® FPGA IP Ethernet, el desmontaje de fotogramas desmontado puede ocasionar que los fotogramas no válidos se presenten en la lógica del usuario.

Entorno

  • Intel® Quartus® Prime Pro Edition
  • Ethernet
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problema crítico

    Descripción

    Cuando el H-tile Hard IP para Ethernet Intel® FPGA IP RX MAC recibe un tamaño de fotograma >= 65536 y enforce_max_frame_size está habilitado, la salida de trama de RX MAC a la lógica del usuario se convertirá en el tamaño de fotograma especificado por la configuración de max_rx_frame_size. Un segundo fotograma no válido saldrá de RX MAC a la lógica del usuario a partir del byte-65536 hasta el final del fotograma super grande.

    Resolución

    No hay ninguna solución alternativa o corrección disponible para este problema de erratas.

    Este problema está programado para ser solucionado en un futuro lanzamiento del software Intel® Quartus® Prime.

    Productos relacionados

    Este artículo se aplica a 1 productos

    FPGA de SoC y FPGA Intel® Stratix® 10

    Descargo de responsabilidad

    1

    Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.

    El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.