ID del artículo: 000075546 Tipo de contenido: Resolución de problemas Última revisión: 30/12/2022

¿Por qué mi bloque de reconfiguración de Hard IP para PCI Express HIP no cambia dinámicamente los valores del registro de configuración?

Entorno

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descripción

Debido a una limitación de software de Quartus® II en el bloque de reconfiguración de PI físico, está fallando la capacidad de cambiar dinámicamente los registros de espacio de configuración de solo lectura.

Resolución

Existen dos posibles soluciones alternativas para el problema:

1) Utilice una megafunción de LPM_CONSTANT para generar la entrada requerida a la pi de disco duro, incluida la dirección (lectura y escritura) y writedata, para la reconfiguración dinámica necesaria. Cada dirección debe ser única a menos que esté utilizando el Editor de fuentes y sondas en el sistema.

2) Utilice sld_mod_ram_rom como se muestra en el ejemplo de diseño vinculado a continuación:

 

hip-reconfig-workaround.qar

Productos relacionados

Este artículo se aplica a 15 productos

FPGA Stratix® V GX
FPGA Stratix® V E
FPGA de sistema integrado en chip Cyclone® V ST
FPGA Cyclone® V E
FPGA de sistema integrado en chip Cyclone® V SX
FPGA Stratix® V GS
FPGA Stratix® V GT
FPGA Cyclone® V GX
FPGA de sistema integrado en chip Cyclone® V SE
FPGA Cyclone® V GT
FPGA SoC Arria® V ST
FPGA Arria® V GZ
FPGA Arria® V GX
FPGA SoC Arria® V SX
FPGA Arria® V GT

1

Descargo de responsabilidad

1

Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.

El contenido de esta página es una combinación de traducción humana y automática del contenido original en inglés. Este contenido se proporciona únicamente para su comodidad como información general y no debe considerarse como completo o preciso. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.