ID del artículo: 000075517 Tipo de contenido: Resolución de problemas Última revisión: 05/04/2022

¿Por qué los Intel® FPGA P-Tile Avalon® Streaming IP para ejemplos de diseño PCI Express* en configuraciones de 3a Generación fallan la sincronización de configuración en el xcvr_reconfig_clk?

Entorno

  • Intel® Quartus® Prime Pro Edition
  • Hard IP Avalon-ST Intel® Stratix® 10 para PCI Express*
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descripción

    Debido a un problema en la versión 21.2 del software Intel® Quartus® Prime Pro Edition, la PI de transmisión de Intel® FPGA P-Tile Avalon® para los ejemplos de diseño de PCI Express* en configuraciones de 3a Generación falla xcvr_reconfig_clk la sincronización de la configuración cuando el kit de herramientas de depuración P-Tile está habilitado.
    La infracción de sincronización no afecta los resultados del Kit de herramientas de depuración P-Tile.

    Resolución

    Hay un parche disponible para solucionar este problema en el Intel® Quartus® Software Prime Pro Edition versión 21.2.
    Descargue e instale el parche 0.23 desde el enlace correspondiente a continuación.

    Este problema se ha solucionado a partir de la Intel® Quartus® versión 21.3 del software Prime Pro Edition.

    Productos relacionados

    Este artículo se aplica a 2 productos

    FPGA Intel® Stratix® 10 DX
    FPGAs y FPGAs de sistema integrado en chip Intel® Agilex™ 7 serie F

    El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.