Debido a un problema en las versiones 21.1 y 21.2 del software Intel® Quartus® Prime Pro Edition, se observa el siguiente mensaje de error durante la etapa de ajustes al utilizar la E/S HCSL estándar para los pines de entrada del reloj de referencia para la Intel® FPGA IP de transmisión R-Tile Avalon® streaming para PCI Express:
Error (12341): El pin de entrada tiene un estándar de E/S HCSL, pero el dispositivo seleccionado no es compatible con el funcionamiento del pin de entrada con un estándar de E/S HCSL.
Para solucionar este problema en las versiones de software Intel® Quartus® Prime Pro Edition 21.1 y 21.2, establezca la Intel® FPGA IP R-Tile Avalon® Streaming para la entrada de reloj de referencia PCI Express como estándar de E/S CML. El reloj de referencia que impulsa estos pines de reloj debe ser HCSL, según la especificación básica PCI Express y las pautas de conexión de pin de la familia de dispositivos Intel Agilex®.
Este problema se ha solucionado a partir de la Intel® Quartus® versión 21.3 del software Prime Pro Edition.