ID del artículo: 000075467 Tipo de contenido: Resolución de problemas Última revisión: 11/01/2023

¿Por qué el Intel® Stratix® 10 E-tile Hard IP para el núcleo Intel FPGA IP Ethernet adelanta RX fotogramas no válidos a la lógica del usuario?

Entorno

    Intel® Quartus® Prime Pro Edition
    Ethernet
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Problema crítico

Descripción

El hard IP de mosaico físico v18.0 Intel® Stratix® 10 E-tile para núcleo de Intel FPGA IP Ethernet tiene un problema con el desmontaje de fotogramas desmontado.

Cuando RX MAC recibe un tamaño de fotograma >= 65536 y enforce_max_frame_size está habilitado, la salida de fotogramas de RX MAC a la lógica del usuario se convertirá en un tamaño de fotograma especificado por la configuración de max_rx_frame_size, y un segundo fotograma no válido saldrá de RX MAC a la lógica del usuario a partir de 65536-byte hasta el final del fotograma super grande.

Resolución

No existe actualmente ninguna solución a este problema.

Este problema está programado para ser solucionado en una versión futura del software Intel® Quartus® Prime Edition.

Productos relacionados

Este artículo se aplica a 3 productos

FPGA Intel® Strantix® 10 MX
FPGA Intel® Strantix® 10 TX
FPGA de SoC y FPGA Intel® Stratix® 10

1

El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.